Iespējas
■ Augsta blīvuma arhitektūra ar 4608 līdz 68416 LE
● M4K iegultās atmiņas bloki
● Pieejama līdz 1,1 Mbit RAM, nesamazinot pieejamo loģiku
● 4096 atmiņas biti blokā (4608 biti blokā, tostarp 512 paritātes biti)
● Mainīgas portu konfigurācijas: ×1, ×2, ×4, ×8, ×9, ×16, ×18, ×32 un ×36
● Īsta divu portu (viens lasīšanas un rakstīšanas, divas lasīšanas vai divas rakstīšanas) darbība ×1, ×2, ×4, ×8, ×9, ×16 un ×18 režīmiem.
● Baits nodrošina datu ievades maskēšanu rakstīšanas laikā
● Darbība līdz 260-MHz
Iegultie reizinātāji
● Līdz 150 18- × 18-bitu pavairotāji ir konfigurējami kā divi neatkarīgi 9- × 9-bitu pavairotāji ar veiktspēju līdz pat 250-MHz
● Izvēles ievades un izvades reģistri
Uzlabots I/O atbalsts
● Ātrgaitas diferenciālā I/O standarta atbalsts, tostarp LVDS, RSDS, mini-LVDS, LVPECL, diferenciālais HSTL un diferenciālais SSTL
● Viena gala I/O standarta atbalsts, tostarp 2.5-V un 1.8-V, SSTL Class I un II, 1.8-V un 1.{{8} }V HSTL klase I un II, 3.{{10}}V PCI un PCI-X 1.0, 3.3-, 2.5-, 1.{19} }, un 1.5-V LVCMOS un 3.3-, 2.5- un 1.8-V LVTTL
● Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 3.{1}} atbilstība 3.3-V darbībai ar 33 vai 66 MHz 32- vai {{7 }}bitu saskarnes
● PCI Express ar ārējo TI PHY un Altera PCI Express ×1 Megacore® funkciju
● {{0}}MHz PCI-X 1.0 specifikāciju saderība
● Ātrgaitas ārējās atmiņas atbalsts, tostarp DDR, DDR2 un SDR SDRAM, un QDRII SRAM, ko atbalsta Altera IP MegaCore funkciju samazināšanās ērtai lietošanai.
● Trīs specializēti reģistri katram I/O elementam (IOE): viens ievades reģistrs, viens izvades reģistrs un viens izvades iespējošanas reģistrs.
● Programmējama kopnes aizturēšanas funkcija
● Programmējama izvades piedziņas stipruma funkcija
● Programmējamas aizkaves no kontakta uz IOE vai loģisko masīvu
● I/O banku grupēšana unikāliem VCCIO un/vai VREF bankas iestatījumiem
● MultiVolt™ I/O standarta atbalsts 1.5-, 1.8-, 2.5- un 3.{7}}interfeisiem
● Karstās ligzdas darbības atbalsts
● Trīsstāvoklis ar vāju I/O kontaktu pievilkšanu pirms konfigurācijas un tās laikā
● Programmējamas atvērtas kanalizācijas izejas
● Sērijas mikroshēmas izbeigšanas atbalsts
Elastīga pulksteņa vadības shēma
● Hierarhisks pulksteņa tīkls līdz 402.{1}}MHz veiktspējai
● Līdz četriem PLL vienā ierīcē nodrošina pulksteņa reizināšanu un dalīšanu, fāzes pārslēgšanu, programmējamu darba ciklu un ārējās pulksteņa izejas, ļaujot sistēmas līmenī pārvaldīt pulksteni un kontrolēt novirzes.
● Līdz 16 globālajām pulksteņu līnijām globālajā pulksteņu tīklā, kas darbojas visā ierīcē
Ierīces konfigurācija
● Ātra seriālā konfigurācija ļauj konfigurēt mazāk nekā 100 ms
● Dekompresijas funkcija nodrošina mazāku programmēšanas failu krātuvi un ātrāku konfigurācijas laiku
● Atbalsta vairākus konfigurācijas režīmus: aktīvo seriālo, pasīvo seriālo un uz JTAG balstītu konfigurāciju
● Atbalsta konfigurāciju, izmantojot zemu izmaksu sērijas konfigurācijas ierīces
● Ierīces konfigurācija atbalsta vairākus spriegumus (3,3, 2,5 vai 1,8 V)
Intelektuālais īpašums
● Altera megafunkciju un Altera MegaCore funkciju atbalsts, kā arī Altera Megafunctions Partners Program (AMPPSM) megafunkciju atbalsts plašam iegulto procesoru, mikroshēmas un ārpus mikroshēmas saskarnēm, perifērijas funkcijām, DSP funkcijām un sakaru funkcijām un protokoliem. Apmeklējiet Altera IPMegaStore vietnē www.altera.com, lai lejupielādētu IP MegaCore funkcijas.
● Nios II iegultā procesora atbalsts
Populāri tagi: ep1c6t144c8n, Ķīna, piegādātāji, ražotāji, vairumtirdzniecība, noliktavā
